Diff for ''

Deletions are marked like this.	Additions are marked like this.
Line 1:	Line 1:
<div style="clear: right; float: right; line-height: 1.4; margin: 0 0 1em 1em; width: 16em; border: 1px solid #aaa;"> {| class="wikitable" style="font-size: 85%; margin-top: 0; width: 100%;" |- | style="font-size: 120%; font-weight: bold; text-align: center; background: #def;" |Prednášky z [[Vyčíslitelnost II_|Vyčísliteľnosti II]] |- !Obsah |- || *[[TIN065 Prehľad|Prehľad]] *[[TIN065 Prednáška 01|Prvá prednáška]] *[[TIN065 Prednáška 02|Druhá prednáška]] *[[TIN065 Prednáška 03|Tretia prednáška]] *[[TIN065 Prednáška 04|Štvrtá prednáška]] *[[TIN065 Prednáška 05|Piata prednáška]] *[[TIN065 Prednáška 06|Šiesta prednáška]] *[[TIN065 Prednáška 07|Siedma prednáška]] *[[TIN065 Prednáška 08|Ôsma prednáška]] *[[TIN065 Prednáška 09|Deviata prednáška]] *[[TIN065 Prednáška 10|Desiata prednáška]] *[[TIN065 Prednáška 11|Jedenásta prednáška]] *Dvanásta prednáška *[[TIN065 Zhrnutie|Zhrnutie na skúšku]] |} </div>	# Zkouška 31.5.2018 Bulej <{ForumPost(poster="kukas", timestamp=2018-05-31 11:53:17)}> 1.) Otázka na přesnost prediktoru. 80% všech vykonaných instrukcí větvení je predikováno správně. Jaká je přesnost 2-bitového prediktoru na zbývajících 20%? Předpokládáme celkovou přesnost prediktoru 95%. 2.) Kdy dochází k nutným/studeným výpadkům (compulsory/cold miss), jak se liší od jiných výpadků cache. 3.) Na obrázku byl diagram datové cesty jednocyklového procesoru + vyvedené řídící signály. Zadání bylo ohodnotit řídící signály pro instrukci *addi Rt, Rs, Const* 4.) V tabulce byly časy jednotlivých stupňů pipeline (IF, ID, EX, MEM, WB). Zadání bylo spočítat periodu taktu jednocyklového a pipelined procesoru. 5.) Na obrázku byl stavový automat dynamického prediktoru. Zadání bylo spočítat jeho přesnost při vykonávané posloupnosti vyhodnocených skoků. 6.) Na obrázku byl o zapojení jednoduché ALU s odčítáním. Zadání bylo napsat pravdivostní tabulku a nakreslit strukturu úplné sčítačky. 7.) Otázka na strukturální hazard. 8.) Co se stane při výjimce Co se musí zajistit pro její obsloužení a co její obsluha obnáší 9.) Jak výměna procesoru za rychlejší model ovlivní response time a throughput. 10.) write back vs. write through, write allocate vs. write no allocate 11.) Co je superskalární procesor s dynamickým plánováním instrukcí. Proč je výkonnější než skalární. 12.) wall clock time vs CPU time <{/ForumPost}>