Diff for ''

Deletions are marked like this.	Additions are marked like this.
Line 1:	Line 1:
Nejspíše budete v Praze při studiu chtít i bydlet a jíst. Většina mimopražských studentů, alespoň v prvních letech, bydlí na Koleji 17. listopadu. Proto se v této kapitole zaměříme především na ni. Neznamená to ale, že byste nemohli bydlet kdekoliv jinde, spousta matfyzáků bydlí i na jiných kolejích nebo na bytě.	# Zkouška 31.5.2018 Bulej
Line 3:	Line 3:
#### Podkapitoly ####	<{ForumPost(poster="kukas", timestamp=2018-05-31 11:53:17)}> 1.) Otázka na přesnost prediktoru. 80% všech vykonaných instrukcí větvení je predikováno správně. Jaká je přesnost 2-bitového prediktoru na zbývajících 20%? Předpokládáme celkovou přesnost prediktoru 95%. 2.) Kdy dochází k nutným/studeným výpadkům (compulsory/cold miss), jak se liší od jiných výpadků cache. 3.) Na obrázku byl diagram datové cesty jednocyklového procesoru + vyvedené řídící signály. Zadání bylo ohodnotit řídící signály pro instrukci *addi Rt, Rs, Const* 4.) V tabulce byly časy jednotlivých stupňů pipeline (IF, ID, EX, MEM, WB). Zadání bylo spočítat periodu taktu jednocyklového a pipelined procesoru. 5.) Na obrázku byl stavový automat dynamického prediktoru. Zadání bylo spočítat jeho přesnost při vykonávané posloupnosti vyhodnocených skoků. 6.) Na obrázku byl o zapojení jednoduché ALU s odčítáním. Zadání bylo napsat pravdivostní tabulku a nakreslit strukturu úplné sčítačky. 7.) Otázka na strukturální hazard. 8.) Co se stane při výjimce Co se musí zajistit pro její obsloužení a co její obsluha obnáší 9.) Jak výměna procesoru za rychlejší model ovlivní response time a throughput. 10.) write back vs. write through, write allocate vs. write no allocate 11.) Co je superskalární procesor s dynamickým plánováním instrukcí. Proč je výkonnější než skalární. 12.) wall clock time vs CPU time <{/ForumPost}>
Line 5:	Line 18:
* [Kolej 17. listopadu](Kolej%2017.%20listopadu) * [ Další koleje](Další_koleje) * [Přidělování koleje](Přidělování%20koleje) * [ Menzy](Nejdůležitější_menzy)