

- 1) SEKVENČNÍ ÚKOL PŘIDÁNÍM ^{PROCESORŮ} JEDEN ZRYCHLÍME. PROTO RESPONSE TIME ZŮSTANE STEJNÝ. THROUGHPUT SE VŠAK ZVĚŠÍ, PROTOŽE S VÍCE JED. PROCESORY MŮŽEME VYKONAT VÍCE TĚCHTO ÚKOLŮ KAJEDNOU.

$$2) t_1 = \frac{1,5 \text{ CPI} \cdot n}{2 \text{ GHz}}$$

$$t_2 = 80\% \cdot t_1$$

$$t_2 = \frac{120\% \cdot 1,5 \text{ CPI} \cdot n}{? \text{ GHz}}$$

$$\frac{0,8 \cdot 1,5 \cdot n}{2} = \frac{1,2 \cdot 1,5 \cdot n}{x}$$

$$\frac{0,8}{2} = \frac{1,2}{x}$$

$$x = \frac{2 \cdot 1,2}{0,8} = \frac{24}{8} = 3$$

PROCESOR MUSÍ PRACOVAT NA FREKVENCI 3 GHz

- 3) POUŽIJEME AMDAHLŮV ZÁKON

$$\text{ZRYCHLENÍ OPROTI 1 UZKUV} S_1 = \frac{1}{0,1 + 0,9 \cdot \frac{1}{16}} = \frac{1}{\frac{16}{160} + \frac{9}{160}} = \frac{160}{25} = \frac{32}{5} = 6\frac{2}{5}$$

$$S_2 = \frac{1}{0,1 + 0,9 \cdot \frac{1}{32}} = \frac{1}{\frac{32}{320} + \frac{9}{320}} = \frac{320}{41} \approx 8$$

TAKÉ ZRYCHLENÍ 32 CUVSTENŮ OPROTI 16 JE: $\frac{S_2}{S_1} = \frac{6\frac{2}{5}}{8} = \frac{8}{6\frac{2}{5}}$

- 4) UDĚLAJME SI PRAVDIVOSTNÍ TABULKU KOMB. OBVODU. POTOM JI ZAPIŠEME DO ROM TAK, ŽE ADRESA BUDE VSTUPNÍ LITÝ KOMB. OBVODU A POD TOU ADRESOU BUDE VLOŽEN VÝSTUP KOMB. OBVODU JAKO CONTROL WORD.


PŘEVOD JE MOŽNÝ, PROTOŽE DATOVÁ CESTA JE JEDNOCYKLOVÁ A TĚŽKŮ PRO NÍ EXISTUJE JEDNODUCHÉ MAPOVÁNÍ OP CODE $\rightarrow$ CONTROL WORD. PROTO JE TO TAKÉ KOMBINOVÁNÍ A KE SEKVENČNÍ OBVOD.

TENTO PŘÍSTUP JE VHODNÝ TŘEBA KDYŽ VÍME, ŽE BUDEME ČITĚ ŘADIC PODLEJI UPDATOVAT - POTOM POUŽIJEME (E)EPROM.

5)

a	b	c _i	Carry	S
1	1	1	1	1
1	1	0	1	0
1	0	1	1	0
1	0	0	0	1
0	1	1	1	0
0	1	0	0	1
0	0	1	0	1
0	0	0	0	0


- ÚPLNÁ SČÍTAČKA MÁ VSTUP
NA carry



6)

$lw\ Rt, Offset(Rs)$

$$Reg[Rt] = Mem[Reg[Rs] + SignExt(Offset)]$$



$JUMP = 0$

$REG_DST = 0$

$REG_WRITE = 1$

$ALU_SRC = 0$

$ALU_OP = ADD$

$MEM_TO_REG = 1$

$BRANCH = 0$

$MEM_WRITE = 0$

- DATOVÁ CESTA VYBERE V REGISTROVÉM POLE, DO KTERÉHO REGISTRU SE BUDĚ ZAPISOVAT. (RT, PROTO DO PC VRAŤÍ $PC+4$. PROTO BRANCH A $JUMP=0$, $REG_DST=0$)
- SEČTE IMMEDIATE ČÁST INSTRUKE S RS (PROTO $ALU_SRC=0$ A $ALU_OP=ADD$.)
- VYBERE V PAMĚTI ADRESU, KTERÁ JE VÝSLEDKEM
- TU VÝSLEDKEM PŘEČTE, KÉ ZAPÍŠE (PROTO $MEM_WRITE=0$) (A PROTO $MEM_TO_REG=1$) (A PROTO $REG_WRITE=1$)

7)

- LATENCE BUDOU STEJNÉ, A TO $200 + 150 + 120 + 190 + 140 = 800\text{ ps}$

- JAK V PŘÍPADĚ JEDNOCYKLOVÉ, TAK V PŘÍPADĚ PIPELINED DATOVÉ CESTY MUSÍ BÝT JEDEK PŘÍČINOU DATOVOU CESTOU VŽDY STEJNĚ DLOUHÁ A MUSÍ BÝT DOČISTEČNĚ DLOUHÁ, ABY INSTRUKCE MOHLA PROJÍT VŠEMI ČÁSTMI DATOVÉ CESTY.

8)

- ZAPISOVAT DO REGISTRU BUDOU ALU A lw OPERACE.
- Tedy PORT BUDE MÍT VYTÍŽENÍ 60%

~~(SLAB MŮŽEN)~~


9) - NĚKTERÉ DATOVÉ HAZARDY NASTÁVají PROTOŽE INSTRUKCE A CHCE PRACOVAT S DATY, KTERÁ INSTRUKCE B VĚ DOPOČÍTALA, ALŽ JEŠTĚ JE NEUMÍSTILA ZPĚT DO HLAVNÍCH REGISTRŮ.

- FORWARDING (BYPASSING) JE TECHNIKA, KDE SI PROCESOR UVĚDOMÍ, ŽE K LÉČENÍ TAKOVÉMU DOCHÁZÍ, UVĚDOMĚ POTŘEBNÁ DATA Z PIPELINY A DODÁ JE INSTRUKCI A.

add \$1, \$2, \$3

or \$4, \$5, \$6

add \$3, \$4, \$6



10) - PO TOM, CO TATO SEKVENCE PROBĚHNE JEDNOU SE USTÁLÍ, ŽE BUDE ZAČÍNAT VÍDĚT NA S PŘEDIKCÍ VE STAVU ①

- JEDNA TATO SEKVENCE BUDE VYPADAT TAKTO:

STAV (před snahou)	DOPRAVY	CO TUDÍ PREDIKTOR	ÚSPĚCH
1	T	NT	X
2	T	T	✓
3	T	T	✓
3	NT	T	X
2	NT	T	X

TEDY PRO KAŽDOU SEKVENCÍ BUDE MÍT PŘEDIKTOR ÚSPĚŠNOST 40%,
TUDÍŽ I CELKOVĚ BUDE MÍT PŘESNOST 40%. (IGNORUJEME TEN PRVNÍ PŘÍKLAD)

11) - POLOVINU INSTRUKCÍ `beq` NAHRAZÍME

- Tedy je tam 5% budou `beq` a z toho 95% bude správně předikováno

- KDTYCHON NEMUSELI ŘEŠIT `beq` HAZARDY ... 1x

- KDTYCHON SE VÍDĚT NEŠLI STALLNUTÍM ... KAŽDÝ ~~beq~~ přidá 2 instrukce, test 10% → 30%



SPATNÁ PŘEDIKCE → 2 nop
(NEBO BRANCA BEZ
PŘEDIKCE)

tedy 1,2x

Pokračování
na str. 5



- S predikcí a nahrazením bude jenom $5\% \cdot (100 - 95\%) = 1/400$ instrukcí potřeba řešit pomocí stallů

12) MEMOHOV. DATA MUSÍ PRAVIT VYŠŠÍMI Vrstvami paměťové hierarchie. V tomto případě to znamená, že musí být načtena do operační paměti.

13) - Snižuje %miss, protože zabraňuje množství conflict missů.

• A tím pádem zvyšuje výkon cache, jelikož latence přístupu do paměti přes cache = $t_{hit} + \%_{miss} \cdot t_{miss}$

~~ZÁRČOVĚN~~ - ZÁRČOVĚN MĚNĚ ZVÝŠUJE t_{hit} , PROTOŽE BUDEME MUSET ZJIŠTOVAT, KTERÁ CACHE LINE V MNOŽINĚ MÁ SPRÁVNÝ TAG



- BLOCK 4B → (PŘEDPOKLÁDÁM, ŽE WORD = 1B) OFFSET ČÁST ADRESY BUDE DLOUHÁ 2 BITY

- CACHE MÁ 8 POLOŽEK → INDEX ČÁST BUDE 3 BITY (CACHE LINES/BLOK)

TAG	INDEX	OFFSET
11	3	2

- CACHE BUDE MUSET JAKO OVERHEAD UKLÁDAT PRO KAŽDOU POLOŽKU 11 BIT TAG A 1 VALID BIT

TEĎ OVERHEAD BUDE $(11+1) \cdot 8 = 96 \text{ bit}$

- 15)
- 1 P2 WRITE - P2 POSLAL BUS RDX - POKUD - OSTATNÍ JÁDŘÍČE DALY BLOK DO STAVU (I) - P2 MÁ BLOK VE STAVU (M)
 - 2 P0 READ - P0 PŘERUŠIL P2 A FLUSHNUL - POKUD P2 PŘERUŠIL A FLUSHNUL - (TEĎ POKUD TEN BLOK MĚLY VE SVÝCH CACHE) - P0 A P2 TEĎ MAJÍ BLOK V (S)
 - 3 P1 READ - P0, P1, P2 MAJÍ BLOK V (S)
 - 4 P0 WRITE - P0 DÁ BLOK DO STAVU (M) - OSTATNÍ JÁDŘÍČE SI DÁJÍ BLOK DO STAVU (I)
 - 5 P2 READ - P0 PŘERUŠIL P2 A FLUSHNUL - TEĎ P0 A P1 MAJÍ BLOK VE STAVU (I) - P2 MÁ BLOK VE STAVU (M)

- Předpokládám, že když je řadič přerušen, hned operaci zopakuje

11 POKR.)

TAKŽE t_0 JE ČAS BEZ STALLOVÁNÍ

$t_1 = 1,2 t_0$ ČAS BEZ PREDIKCE, BEZ NAKRAZENÍ, SE STALLOVÁNÍM


$t_2 = 1\frac{2}{400} t_0$ ČAS S PREDIKCÍ A NAKRAZENÍM A JEHO MALÝM MNOŽSTVÍM STALLOVÁNÍ

TEDE ZATYENENÍ $= 1 - \frac{t_1}{t_2} = 1 - \frac{1,2}{1\frac{2}{400}} \sim 20\%$ SKORO JAKO EDYALYCHOM
STALLY ÚPLNĚ ELIMINOVANY

14)

- MOŽNÁ JSEM ROCHOPIL ZADÁNÍ ŠPATNĚ A 8 POLOŽEK JE V ČACI
AAO CELKEM, NE PRO KAŽDOU ČESTU, POTOM:

PANĚT:



ČACH:

-	-	-	-
0	1	2	3

- POTOM TAKI OVERHEAD (NEČIJE) BUDE

$$(11.1) \cdot 4 \cdot 2 = \underline{96 \text{ bits}}$$